Bên cạnh các bài viết đã đăng liên quan tới EVC như:
- Nested vSphere 6.7 không hỗ trợ EVC trên máy chủ ESXi 6.5
- Làm thế nào để cấu hình Nested ESXi 6.0 có thể hỗ trợ bật EVC Clusters
- Lỗi không thể cấu hình enable EVC trên vCenter Appliance 6.0
- Một số lỗi khi dùng vMotion di chuyển các máy VM giữa các Host khi các ESXi Host bị vượt tải hoặc lỗi Physical
1. Khái niệm:
EVC là từ viết tắt của Enhanced VMotion Compatibility.
EVC có chức năng thúc chuyển các hàm, thuật toán, chứng năng, tính năng giảm các cấp độ của các Chip CPU cuar từng Host trong cụm Cluster DRS xuống một mức độ cân bằng “thấp nhất có thể trong toàn bộ CPU của các Host Cluster” trong đó CPU phần cứng của các Vendor là khác nhau ví dụ: Intel, AMD để có được khả năng tương thích CPU ổn định giữa các máy chủ trong VMware DRS cluster.
2. Ứng dụng của EVC trong các Data Center Ảo hóa – DCV:
- Có 1 ứng dụng duy nhất:
Khi di chuyển các VMs giữa các Host trong cùng cụm vSphere DRS, nếu các Host cũ, mới có các pCPU cùng Vendor và khác Family chip, các VMs sẽ không thể di chuyển được khi đang chạy, và các VMs này bắt buộc phải Power Of/Shutdown Guest OS gây gián đoạn dịch vụ mới có thể di chuyển được (gọi là Cold Migrate).
- Các DCV sau nhiều năm vận hành thêm bớt, thay đổi Host thì cấu hình pCPU chắc chắn sẽ bị thay đổi theo các công nghệ Chip mới hơn, do vậy việc cấu hình EVC cũng sẽ trở thành bắt buộc.
- Khi di chuyển các VMs giữa các Hosts trong cụm vSphere DRS thường chúng ta hay quên mất một điều kiện ngầm là: “vMotion yêu cầu các máy chủ ESXi nguồn và đích phải dùng cùng một bộ tính năng, chức năng, thuật toán của pCPU”.
Tham khảo: https://kb.vmware.com/s/article/1003212
3. Cơ sở cho cách giải quyết sự khác nhau về Family Chip của EVC:
Để giải quyết vấn đề này, hãy bật Khả năng tương thích vMotion Nâng cao (EVC) trên cụm cluster vSphere DRS:
- EVC giải quyết vấn đề này bằng cách tạo đường cơ sở “EVC Baseline” được đặt thành cấu hình bộ xử lý ít nâng cao nhất “cấu hình cấp độ vi xử lý có tính năng thấp nhất trong cụm DRS đó” được hỗ trợ/phù hợp với tất cả các máy chủ ESXi trong cụm DRS nói trên.
- EVC sẽ che giấu tất cả các tính năng thế hệ mới bằng cách chỉ trình bày hiển thị các tính năng, thuật toán, chức năng CPU thông dụng thấp nhất được định nghĩa và cấu hình trên cụm DRS đó.
- Với đường cơ sở EVC Baseline được định nghĩa và cấu hình, tất cả các máy ảo được cấp nguồn bật cho chạy trong cụm DRS nói trên sẽ chỉ sử dụng các tính năng của bộ xử lý CPU theo của đường cơ sở EVC Baseline nói trên.
- Đối với máy chủ ESXi có bộ xử lý thuộc các thế hệ khác nhau, bạn sẽ cần tạo đường cơ sở EVC Baseline có thể khác nhau nhằm tránh việc bị giảm tính năng quá xa nhau giữa các CPU vật lý “Tiết kiệm không quá mức”.
4. Cấu hình chế độ EVC trong cụm vSphere DRS:
Bước 1. Xác định tất cả các kiểu / thế hệ CPU trên mỗi máy chủ ESXi trong cụm DRS.
Ví dụ: trong 1 con ESXi host có một CPU Model: Intel Xeon E5-2600 v2.
Bước 2. Hãy truy xuất trang VMware Compatibility Guide, và chọn dòng CPU Series, CPU model và Product Release Version sau đó bấm CPU/EVC Matrix.
Bước 2. Xác định tính năng CPU Thấp nhất tương thích trên tất cả các máy chủ ESXi trong cụm vSphere DRS:
Ví dụ: như trong hình trên, Mẫu CPU Intel Xeon E5-2600 v2 hỗ trợ các đường cơ sở EVC Baseline sau:
- Intel® Westmere (oldest generation)
- Intel® Nehalem
- Intel® Penryn
- Intel® Merom
- Intel® Ivy-Bridge
- Intel® Sandy-Bridge
- Intel® Haswell (newer generation)
Bước 3. Trong mục inventory của vCenter Server, chọn cụm Cluster.
Bước 4. Tắt nguồn tất cả các máy ảo trên máy chủ có bộ tính năng lớn hơn (mới hơn) so với chế độ EVC.
Bước 5. Bấm chuột vào tab Cấu hình, chọn VMware EVC và bấm vào mục Chỉnh sửa.
Bước 6. Bật EVC theo nhà cung cấp Chip “Vendor CPU” và chọn bộ tính năng, thuật toán, phù hợp cho các máy chủ trong cụm DRS đó và bấm OK.
Bước 7. Bật nguồn các máy ảo trong cụm DRS để áp dụng chế độ EVC.
Lưu ý: Nếu một máy chủ ESXi mới được thêm vào cụm hỗ trợ EVC, các tính năng CPU của máy chủ ESXi sẽ phản ánh các tính năng cơ bản EVC Baseline đã được định nghĩa và cấu hình. Máy chủ ESXi nên được thêm vào khi đang ở chế độ bảo trì “Maintaining mode” và ESXi Host mới thêm vào cụm nên có cấu hình pCPU gần giống với cụm DRS đang bật EVC để tiết kiệm.
5. Bảng phụ lục tham chiếu các EVC Baselines:
nếu một bộ xử lý có thể hỗ trợ EVC ở cấp độ level XN, nó cũng có thể hỗ trợ các mức XN-1 đến X0.
Ví dụ: một bộ xử lý hỗ trợ Đường cơ sở EVC thế hệ Intel “Sandy Bridge” có mức EVC là L4 (xem Bảng 1.1). Do đó, nó cũng có thể hỗ trợ các mức EVC L3, L2, L1 và L0. Tuy nhiên, nó không thể hỗ trợ EVC cấp L5, tương ứng với Thế hệ Intel “Ivy Bridge”.
Bảng mô tả đường cơ sở phù hợp với CPU Intel EVC Baselines
EVC Level |
EVC Baseline |
Description |
L0 |
Intel “Merom” Gen. (Intel Xeon Core™ 2) |
Applies baseline feature set of Intel “Merom” Generation (Intel Xeon Core™ 2) processors to all hosts in the cluster. |
L1 |
Intel “Penryn” Gen. (formerly Intel Xeon 45nm Core™ 2) |
Applies baseline feature set of Intel “Penryn” Generation (Intel Xeon 45nm Core™ 2) processors to all hosts in the cluster. |
L2 |
Intel “Nehalem” Gen. (formerly Intel Xeon Core™ i7) |
Applies baseline feature set of Intel “Nehalem” Generation (Intel Xeon Core™ i7) processors to all hosts in the cluster. |
L3 |
Intel “Westmere” Gen. (formerly Intel Xeon 32nm Core™ i7) |
Applies baseline feature set of Intel “Westmere” Generation (Intel Xeon 32nm Core™ i7) processors to all hosts in the cluster. Compared to the Intel “Nehalem” Generation mode, this EVC mode exposes additional CPU features including AES and PCLMULQDQ. Note: Intel i3/i5 Xeon Clarkdale Series processors that do not support AESNI and PCLMULQDQ cannot be admitted to EVC modes higher than the Intel “Nehalem” Generation mode. Note: Intel Atom™ C2300-C2700 processors support the Intel “Westmere” Gen. EVC baseline although their architecture is different from the architecture of the Intel “Westmere” Generation processors. |
L4 |
Intel “Sandy Bridge” Generation |
Applies baseline feature set of Intel “Sandy Bridge” Generation processors to all hosts in the cluster. Compared to the Intel “Westmere” Generation mode, this EVC mode exposes additional CPU features including AVX and XSAVE. Note: Intel “Sandy Bridge” processors that do not support AESNI and PCLMULQDQ cannot be admitted to EVC modes higher than the Intel “Nehalem” Generation mode. |
L5 |
Intel “Ivy Bridge” Generation |
Applies baseline feature set of Intel “Ivy Bridge” Generation processors to all hosts in the cluster. Compared to the Intel “Sandy Bridge” Generation EVC mode, this EVC mode exposes additional CPU features including RDRAND, ENFSTRG, FSGSBASE, SMEP, and F16C. Note: Some Intel “Ivy Bridge” processors do not provide the full “Ivy Bridge” feature set. Such processors cannot be admitted to EVC modes higher than the Intel “Nehalem” Generation mode. |
L6 |
Intel “Haswell” Generation |
|
L7 |
Intel “Broadwell” Generation |
Applies the baseline feature set of Intel “Broadwell” Generation processors to all hosts in the cluster. Compared to the Intel® “Haswell” Generation EVC mode, this EVC mode exposes additional CPU features including Transactional Synchronization Extensions, Supervisor Mode Access Prevention, Multi-Precision Add-Carry Instruction Extensions, PREFETCHW and RDSEED |
L8 |
Intel “Skylake” Generation |
Applies the baseline feature set of Intel “Skylake” Generation processors to all hosts in the cluster. Compared to the Intel® “Broadwell” Generation EVC mode,this EVC mode exposes additional CPU features including Advanced Vector |
L9 |
Intel “Cascade Lake” Generation |
Applies the baseline feature set of Intel® “Cascade Lake” Generation processors to all hosts in the cluster. Compared to the Intel® “Skylake” Generation EVC mode, this EVC mode exposes additional CPU features including VNNI and XGETBV with ECX = 1. |
Bảng mô tả đường cơ sở phù hợp với CPU AMD EVC Baselines
EVC Level |
EVC Baseline |
Description |
A0 |
AMD Opteron™ Generation 1 |
Applies baseline feature set of AMD Opteron™ Generation 1 (Rev. E) processors to all hosts in the cluster. |
A1 |
AMD Opteron™ Generation 2 |
Applies baseline feature set of AMD Opteron™ Generation 2 (Rev. F) processors to all hosts in the cluster. |
A3 |
AMD Opteron™ Generation 3 |
Applies baseline feature set of AMD Opteron™ Generation 3 (Greyhound) processors to all hosts in the cluster. Note: Due to 3DNow!™ support being removed from AMD processors after mid 2010, use AMD Opteron™ Generation 3 (no 3DNow!™) when possible to avoid compatibility issues with future processor generations. |
A2, B0 |
AMD Opteron™ Generation 3 (no 3DNow!™) |
Applies baseline feature set of AMD Opteron™ Generation 3 (Greyhound) processors with 3DNow!™ support removed, to all hosts in the cluster. |
B1 |
AMD Opteron™ Generation 4 |
Applies baseline feature set of AMD Opteron™ Generation 4 (Bulldozer) processors to all hosts in the cluster. |
B2 |
AMD Opteron™ “Piledriver” Generation |
Applies baseline feature set of AMD Opteron™ “Piledriver” Generation processors to all hosts in the cluster. |
B3 |
AMD Opteron™ “Steamroller” Generation |
Applies baseline feature set of AMD Opteron™ “Steamroller” Generation processors to all hosts in the cluster. |
B4 |
AMD “Zen” Generation |
Applies baseline feature set of AMD “Zen” Generation processors to all hosts in the cluster. Compared to the AMD Opteron™ “Steamroller” EVC mode, this EVC mode exposes additional CPU features including RDRAND, SMEP, AVX2, BMI2, MOVBE, ADX, RDSEED, SMAP, CLFLUSHOPT, XSAVES, XSAVEC, SHA, and CLZERO |
B5 |
AMD “Zen 2” Generation |
Applies the baseline feature set of AMD “Zen 2” Generation processors to all hosts in the cluster. Compared to the AMD “Zen” Generation EVC mode, this EVC mode exposes additional CPU features including CLWB, UMIP, RDPID, XGETBV with ECX = 1, WBNOINVD, and GMET. |
Chúc các bạn quản lý, vật hành, cấu hình và triển khai DCV an toàn, tối ưu và ổn định cao!
Chúc mừng năm mới 2021!